本书详细介绍整个静态时序分析流程，分为概述，时序建模，时序分析三大部分，本书的系统地介绍整个静态时序分析流程，并同时通过实战环节中的工程应用实例来做进一步的阐述。

本书是系统讲解集成电路静态时序设计的经典之作。
本书作者是集成电路设计专家，拥有10年以上集成电路设计经验。
本书围绕静态时序分析和静态时序建模两方面详细介绍静态时序设计的整个流程。

集成电路静态时序设计入门必读的一本书
集成电路静态时序设计与它的工程应用密切相关，大多数高校不具备静态时序分析所需要的工程环境，因此注定集成电路静态时序设计人才难求，薪资也普遍位列IC行业前茅。很多集成电路设计专业毕业的研究生在选择工作岗位的时候，由于对静态时序设计没有工程应用方面的实际经验，因此不能得到高薪的时序设计岗位。本书不但能够让没有接触过静态时序设计的工程师和研究生对静态时序设计的技能、知识有一个系统的了解，还能使他们结合静态时序设计所需要的工具进行实践，快速掌握静态时序设计工作的基本技能。
本书特点
本书在广度上全面覆盖集成电路静态时序设计的两个重要设计大方向：静态时序分析和静态时序建模。同时在深度上覆盖两大重要设计方向相互关联的技术点以贯穿整个静态时序设计流程，使读者在广度和技术点衔接两个方面深入理解整个静态时序设计技术和流程细节。
本书基于完整工程设计的角度，针对整个集成电路静态时序设计过程，通过结合业内主流EDA设计工具和实例操作的形式进行讲解，最终以理论联系实际的方法真正提高读者学以致用的工程技术设计能力。
本书的实验技术资料可从www.hzbook.com下载。

前
静态时序分析是大规模集成电路设计中非常重要的一个环节，它能验证设计在时序上的正确性，并决定电路设计是否能够在要求的工作频率下运行。因此各大集成电路公司都需要静态时序分析工程师来参与集成电路设计，而且需求量巨大，但是目前静态时序分析工程师资源匮乏，一直供不应求，因此薪水待遇都名列IC行业前茅。

刘 峰　拥有10年以上的集成电路设计经验，先后任职于多家国内外知名集成电路设计公司和科研院所。目前主要从事集成电路设计的研究与开发，先后参与了多项国家863计划、核高基重大科技项目。
作者微信

在当今信息化的社会中，集成电路已成为各行各业实现信息化、智能化的基础。无论是军用还是民用，它都起着不可替代的作用。集成电路产业是全球范围内的核心高科技产业之一，具有战略性和市场性双重特性。在国防和国家安全领域，集成电路起着维护国家利益、捍卫国家主权安全的关键作用；在经济建设和增强综合国力的过程中，集成电路又是核心竞争力的具体表现。自20世纪中期以来，集成电路产业遵循摩尔定律飞速发展。集成电路产业的兴起奠定了现代信息技术的基础，现代信息技术正在迅速地改变世界及人们的生活方式，没有半导体技术及集成电路突飞猛进的发展，就没有信息技术日新月异的变化。
集成电路静态时序分析与建模技术是集成电路设计中的关键技术，高性能级芯片都需要先进的静态时序分析与建模技术来支撑。
全书共11章，其中静态时序分析与建模的详细内容通过第2～11章进行讲解。
第1章　引论
简单介绍集成电路发展状态和重要性，使读者对集成电路行业有初步了解。同时，简单介绍业界主流的静态时序分析与建模的设计工具，使读者对静态时序有更广阔的视野。
第2章　静态时序分析的基础知识
随着芯片尺寸的减小、集成度密集化的增强、电路设计复杂度的增加、电路性能要求的提高等，对芯片内的时序分析提出了更高的要求。静态时序分析是大规模集成电路设计中非常重要的一个方面，想熟练掌握静态时序分析，需要从掌握最基本的时序分析概念开始。因此，这一章向读者介绍静态时序分析的基本知识。
第3章　单元库时序模型
在时序分析过程中，对一个复杂芯片中的每一个模块，不论是简单的标准单元（如NAND、NOR等），还是复杂的定制化设计模块（如RAM或处理器核），都需要有一个时序模型。因此，这一章向读者介绍单元库时序模型的基本理论。
第4章　时序信息库文件
时序信息库文件中记录着逻辑门延时、输出信号转换延时和功耗等信息，这些信息在时序分析时被调用，以计算电路延时值和功耗值。时序文件的内容主要由库组、属性和因子等组成。因此，这一章向读者介绍时序信息库文件中的主要基本理论。
第5章　静态时序分析的基本方法
时序分析的目的是验证设计是否符合规定时序约束下的性能要求，同时设计者基于时序分析的结果，决定如何在不满足时序要求的情况下进行时序性能改进。为了熟练地通过时序分析结果找到关键的时序违反路径并进行优化，就必须了解时序分析的基本方法。因此，这一章向读者介绍静态时序分析的基本方法。
第6章　时序约束
静态时序分析工具以时序约束作为判断设计中的时序是否满足设计要求的标准，因此设计者需要提供正确的时序约束信息，以便静态时序分析工具输出正确的时序报告。通过SDC可以使用简单而又直接的方法来描述未来设计中芯片工作时所预期的时序约束，SDC的格式也是一种业界标准。因此，这一章向读者介绍主要的时序约束理论知识。
第7章　串扰噪声
集成电路进入超深亚微米设计后，串扰噪声已经成为影响芯片功能和性能的重要原因之一，因此合理解决串扰噪声带来的不利影响是当前集成电路设计必须面对的越来越重要的问题。因此，这一章向读者介绍时序分析中串扰噪声的基本理论和相关的分析技术。
第8章　单元时序建模实战
原理图和版图设计完成后，时序分析工具需要读取该设计的时序信息，如综合工具需要知道模块的逻辑功能、单元实际的输入负载电容、不同输入斜率和输出负载情况下单元的延时与功耗，以及单元的面积等，单元时序信息特征化就是用模拟仿真器来提取设计模块有关以上信息的过程。通过时序信息特征化来提供设计模块的时序数据，以供多种时序分析工具使用。因此，这一章向读者介绍标准单元特征化设计在实际工程应用中的基本设计技术。
第9章　静态时序分析实战（ETS篇）
这一章基于OpenSparcT1里浮点计算单元部件的设计流程来讲解静态时序分析过程，向读者介绍静态时序分析在实际工程应用中的基本设计技术。
第10章　Tcl脚本编程
在静态时序分析中，可以通过编程的手段来达到提高工作效率和质量的目的，时序分析工具都提供Tcl编程接口。这一章向读者介绍Tcl脚本编程的基本理论。
第11章　Tcl脚本编程应用实例（PT篇）
本章将基于Synopsys公司的PrimeTime工具来讲解静态时序分析中的Tcl脚本应用实例，通过8个Tcl脚本实例由浅入深地讲解如何编写实用的Tcl脚本，从而使读者具备通过编写Tcl脚本提高工作效率和编程质量的基本能力。
致谢
在此要感谢所有对本书的创作和修改做出贡献的人。
非常感谢我的导师张民选教授和李少青研究员传授给我集成电路设计知识。
非常感谢icdream论坛版主吴占托先生为本书实战素材的运行环境提供的大力支持。
非常感谢机械工业出版社对本书出版给予的大力支持。
集成电路设计领域的研究发展迅速，对于许多问题，作者并未做深入研究，一些有价值的新内容也不能及时收入本书，加上作者知识水平和实践经验有限，书中难免存在不足之处，敬请读者批评指正。

集成电路设计

集成电路静态时序分析与建模技术是集成电路设计中的关键技术，高性能级芯片都需要先进的静态时序分析与建模技术来支撑。本书的目的是使我国更多的集成电路初学者了解静态时序分析与建模的重要性，使更多的集成电路工程师加入到集成电路时序分析与建模的行列中，为我国集成电路拥有自主高端的设计技术贡献力量。

本书特点：
·本书在广度上全面覆盖集成电路后端设计的两个重要设计大方向：静态时序分析和静态时序建模。同时在深度上覆盖了设计上相互关联的两大重要技术知识点，以贯穿整个静态时序分析流程，使读者在广度和技术点衔接两个方面深入理解整个静态时序技术和细节。
·本书从完整工程设计的角度出发，对于整个集成电路静态时序分析与建模过程，通过结合业内主流EDA设计工具和实例操作的形式进行讲解，最终以理论联系实际的方法，使读者学以致用，掌握工程技术设计能力。
·本书所有的技术知识和实验知识都可以在集成电路设计技术论坛www.icdream.com上与本书作者进行实时在线交流。

刘峰 编著：暂无简介

前　言
第1章　引论　1
1.1　集成电路发展史简介　1
1.2　国内集成电路的发展现状　2
1.3　国际集成电路的发展态势　4
1.4　静态时序分析技术　4
1.4.1　静态时序分析简介　4
1.4.2　静态时序分析背景　4
1.4.3　静态时序分析的优缺点　5
1.5　主流静态时序分析与建模工具介绍　6
第2章　静态时序分析的基础知识　9
2.1　逻辑门单元　9
2.2　门单元的时序计算参数　10
2.3　时序单元相关约束　12
2.4　时序路径　14
2.5　时钟特性　17
2.6　时序弧　19
2.7　PVT环境　24
2.8　时序计算单位　28
第3章　单元库时序模型　29
3.1　基本时序模型简介　29
3.2　Synopsys工艺库模型　33
3.3　延时计算模型　38
3.4　互连线计算模型　45
3.4.1　互连线计算模型　45
3.4.2　线负载时序模型　47
3.5　引脚电容值的计算　49
3.6　功耗模型的计算　50
3.7　时序信息建模基本方法　51
第4章　时序信息库文件　54
4.1　非线性延时模型　54
4.1.1　库组　54
4.1.2　因子　57
4.1.3　输入电压组　59
4.1.4　输出电压组　59
4.1.5　功耗查找表模板组　59
4.1.6　操作条件组　60
4.1.7　线负载组　60
4.1.8　延时查找表模板组　61
4.1.9　单元组　62
4.1.10　引脚组　64
4.1.11　触发器组　67
4.1.12　逻辑状态表组　68
4.1.13　电源引脚组　69
4.1.14　延时组　69
4.1.15　单元上拉延时组　70
4.1.16　单元下拉延时组　71
4.1.17　上拉转换组　71
4.1.18　下拉转换组　72
4.1.19　上拉约束组　72
4.1.20　下拉约束组　73
4.1.21　内部功耗组　73
4.1.22　哑阈漏流功耗组　74
4.2　复合电流源延时模型　75
4.2.1　输出电流查找表模板组　75
4.2.2　输出上拉电流组　75
4.2.3　输出下拉电流组　76
4.2.4　向量组　76
4.2.5　接收电容组　77
第5章　静态时序分析的基本方法　79
5.1　时序图　79
5.2　时序分析策略　80
5.3　时序路径延时计算方法　81
5.4　时序路径的分析方法　83
5.5　时序路径分析模式　88
5.5.1　单一分析模式　90
5.5.2　最好-最坏分析模式　91
5.5.3　芯片变化相关分析模式　94
5.6　时序减免　96
5.7　其他芯片变化相关分析模式　98
5.8　时钟路径悲观移除　103
5.9　时序优化　105
第6章　时序约束　107
6.1　时钟约束　107
6.1.1　创建时钟　107
6.1.2　生成时钟　111
6.1.3　虚拟时钟　114
6.1.4　最小时钟脉宽　116
6.2　I/O延时约束　117
6.3　I/O环境建模约束　119
6.4　时序例外　121
6.5　恒定状态约束　125
6.6　屏蔽时序弧　126
6.7　时序设计规则约束　127
第7章　串扰噪声　129
7.1　噪声的定义　129
7.2　噪声的来源　130
7.3　噪声恶化的原因　133
7.4　噪声的体现形式　134
7.5　噪声相互作用形式　135
7.6　NLDM噪声模型的计算　136
7.7　噪声延时计算方法　141
7.8　时间窗口　143
7.9　优化噪声的物理方法　145
7.10　CCS噪声模型　148
第8章　单元时序建模实战　153
8.1　时序信息提取实现　153
8.1.1　时序信息特征化实现流程　153
8.1.2　时序信息特征化数据准备　154
8.1.3　标准单元时序信息提取　158
8.2　SiliconSmart工具的使用流程简介　162
8.3　时序信息提取内容　163
第9章　静态时序分析实战（ETS篇）　170
9.1　静态时序分析的基本流程　170
9.2　建立静态时序分析的工作环境　171
9.3　静态时序分析实现　174
9.3.1　建立时间分析　174
9.3.2　保持时间分析　192
9.3.3　时序设计规则分析　201
9.3.4　时序违反修复　204
第10章　Tcl脚本编程　207
10.1　Tcl语法　207
10.1.1　命令格式　207
10.1.2　替换　209
10.1.3　双引号和花括号　211
10.1.4　注释　211
10.2　数据结构　212
10.2.1　简单变量　212
10.2.2　数组　212
10.3　表达式　212
10.3.1　操作数　213
10.3.2　运算符和优先级　213
10.3.3　数学函数　214
10.3.4　列表集合　215
10.4　控制流　219
10.4.1　if命令　219
10.4.2　循环命令　220
10.5　eval命令　223
10.6　source命令　223
10.7　过程　223
10.7.1　过程定义和返回值　224
10.7.2　局部变量和全局变量　224
10.7.3　默认参数和可变个数参数　225
10.8　引用　226
10.9　字符串操作　228
10.10　文件访问　234
10.10.1　文件名　234
10.10.2　基本文件输入/输出命令　234
第11章　Tcl脚本编程应用实例（PT篇）　237
11.1　get_failing_paths_high_slew　237
11.2　get_interclock_skew　241
11.3　report_unclocked　244
11.4　get_buffers　248
11.5　get_ports_edge_sense　255
11.6　report_clock_endpoint_skew　260
11.7　report_violations　264
11.8　eco_fix_violations　271
附录　290