多处理器时代已经不可避免地到来了。当我们告别单核处理器并迈入芯片多重处理技术的时代时，这部经典著作的最新版恰好出版。很少有其他著作能像本书一样在业界造成如此重大的影响，并且可以肯定，这个最新版在未来的一段时间内都会成为该领域内的权威读物。
　　　　　　　　　　　　　　　　　——Luiz Andr* Barroso, Google公司
　　如果你问下面哪个可算作经典：甲壳虫乐队，HP计算器，巧克力曲奇饼，还是这本书？我会告诉你，它们都很经典，因为它们都经受住了时间的考验！
　 　　　　　　　　　　　　　　　 ——Robert P. Colwell, Intel主架构师
　　本书系统地介绍了计算机系统的设计基础、指令集系统结构、流水线和指令集并行技术、层次化存储系统与存储设备、互连网络以及多处理器系统等重要内容。在这个最新版中，作者更新了单核处理器到多核处理器的历史发展过程的相关内容，同时依然使用他们广受好评的“量化研究方法”进行计算设计，并展示了多种可以实现并行性的技术，而这些技术可以看成是展现多处理器体系结构威力的关键！在介绍多处理器时，作者不但讲解了处理器的性能，还介绍了有关的设计要素，包括能力、可靠性、可用性和可信性。
　　本书内容丰富，既介绍了当今计算机体系结构的最新研究成果，也引述了许多计算机系统设计开发方面的实践经验。另外，各章结尾还附有大量的习题和参考文献。本书既可以作为高等院校计算机专业高年级本科生和研究生学习“计算机体系结构”和“计算机组成原理”等课程的教材或参考书，也可供与计算机相关的专业人士学习参考。

本书特色
　　●每章中的“Putting It All Together”小节关注了业界的各种最新技术，包括Sun Niagara处理器、AMD Opteron处理器以及Intel Pentium 4处理器。
　　●“Review appendices”小节中收录了正文内容所依赖的基本和中间准则。
　　●每章最后都有一个由工业或学术界的专家提供的“Case Studies”，以及与之配套的练习题，以便读者更深入地理解和掌握每章中所论述的关键概念。
　　●附赠光盘中的“Reference appendices”收录了一些特邀学术专家的文章，其中包括嵌入式系统、向量处理机、互连网络和大规模多处理器等很多方面的内容。

无

John L. Hennessy; David A. Patterson：John L. Hennessy: 1977年开始任教于斯坦福大学电气工程与计算机科学系，现任斯坦福大学校长。他是IEEE和ACM会士，美国国家工程院成员，美国科学院院士。2001年他由于对RISC技术的杰出贡献而获得Eckert-Mauchly奖，并获得同年Seymour Cray计算机工程奖，2000年他与David Patterson共同获得冯 诺依曼奖。 Hennessy教授于1981年带领学生在斯坦福开始了MIPS项目，该项目1984年完成以后，他请假离开大学1年，与人合伙建立了MIPS计算机系统公司，开发出最早的商用RISC微处理器。1991年公司被Silicon Graphics收购，1998年公司又独立出来，改名为MIPS技术公司，主要研发嵌入式的微处理器。截至到2001年，运用在各种仪器设备（游戏机，掌上电脑，激光打印机，网络交换机）上的MIPS微处理器已经有2亿个之多。 Hennessy教授目前在斯坦福的研究兴趣主要是设计多处理器。他帮助领导设计DASH多处理器体系结构。
David A. Patterson: 1977年加入加州大学伯克利分校以来，一直教授计算机体系结构课程。他因教学的成就获得ACM和加州大学的多次褒奖。2000年他由于“创造性的讲义和教学方法，重要的教材，教学与科研任务的有效结合”而获得IEEE颁发的James Mulligan教育勋章。1995年由于对RISC技术的贡献获得IEEE技术进步奖。1999年由于对RAID技术的贡献而获得IEEE Reynold Johnson信息存储奖。2000年与John Hennessy分享了IEEE的冯 诺依曼奖章，理由是“通过他们对体系结构创新的研究，推广和商业化，创造了计算机体系结构的一场革命”。他是美国国家工程院的成员，IEEE和ACM会士。曾任伯克利电气工程与计算机学院的计算机系主任。 在伯克利，Patterson教授领导设计并实现了RISC I，可能是世界上第1台VLSI精简指令集计算机。这一研究成为SPARC体系结构的基础，后者现在被众多厂商采用，包括Sun,富士通等。他并曾领导了RAID项目，现在众多公司采用这个高性能的存储系统。他还参与了NOW项目，这最终形成了众多互联网公司采用的机群技术。这些项目获得IEEE的3个杰出贡献奖。他目前的研究项目叫做面向恢复的计算（ROC）。

1 Fundamentals of Computer Design
1.1 Introduction
1.2 The Changing Face of Computing and the Task of the Computer Designer
1.3 Technology Trends
1.4 Power in Integrated Circuits
1.5 Trends in Cost
1.6 Reliability, Availability and Dependability
1.7 Measuring and Reporting Performance
1.8 Quantitative Principles of Computer Design
1.9 Putting It All Together: Performance and Price-Performance
1.10 Fallacies and Pitfalls
1.11 Concluding Remarks
2 Instruction Level Parallelism and Its Exploitation
2.1 Instruction-Level Parallelism: Concepts and Challenges
2.2 Basic Compiler Techniques for Exposing ILP
2.3 Reducing Branch Costs with Prediction
2.4 Overcoming Data Hazards with Dynamic Scheduling
2.5 Dynamic Scheduling: Examples and the Algorithm
2.6 Hardware-Based Speculation
2.7 Exploiting ILP using Multiple Issue and Static Scheduling
2.8 Exploiting ILP using Dynamic Scheduling, Multiple Issue, and Speculation
2.9 Advanced Techniques for Instruction Delivery and Speculation
2.10 Putting It All Together: The Intel Pentium 4
2.11 Fallacies and Pitfalls
2.12 Concluding Remarks
3 Advanced Techniques for Exploiting Instruction-Level Parallelism and Their Limits
3.1 Introduction
3.2 Studies of the Limitations of ILP
3.3 Limitations on ILP for Realizable Processors
3.4 Crosscutting Issues: Hardware versus Software Speculation
3.5 Multithreading: Using ILP Support to Exploit Thread-level Parallelism
3.6 Putting It All Together: Performance and Efficiency in Advanced Multiple Issue Processors
3.7 Fallacies and Pitfalls
3.8 Concluding Remarks
4 Multiprocessors and Thread-Level Parallelism
4.1 Introduction
4.2 Symmetric Shared-Memory Architectures
4.3 Performance of Symmetric Shared-Memory Multiprocessors
4.4 Distributed Shared Memory and Directory-Based Coherence
4.5 Synchronization: The Basics
4.6 Models of Memory Consistency: An Introduction
4.7 Crosscutting Issues
4.8 Putting It All Together: The Sun T1 Multiprocessor
4.9 Fallacies and Pitfalls
4.10 Concluding Remarks
5 Memory Hierarchy Design
5.1 Introduction
5.2 Eleven Advanced Optimizations of Cache Performance
5.3 Memory Technology and Optimizations
5.4 Protection: Virtual Memory and Virtual Machines
5.5 Crosscutting Issues: The Design of Memory Hierarchies
5.6 Putting It All Together: AMD Opteron Memory Hierarchy
5.7 Fallacies and Pitfalls
5.8 Concluding Remarks
6 Storage Systems
6.1 Introduction
6.2 Advanced Topics in Disk Storage
6.3 Definition and Examples of Real Faults and Failures
6.4 I/O Performance, Reliability Measures, and Benchmarks
6.5 A Little Queuing Theory
6.6 Crosscutting Issues
6.7 Designing and Evaluating an I/O System - The Internet Archive Cluster
6.8 Putting It All Together: NetApp FAS6000 Filer
6.9 Fallacies and Pitfalls
6.10 Concluding Remarks
Appendix A: Pipelining: Basic and Intermediate Concepts
A.1 Introduction
A.2 The Major Hurdle of Pipelining Pipeline Hazards
A.3 How Is Pipelining Implemented
A.4 What Makes Pipelining Hard to Implement
A.5 Extending the MIPS Pipeline to Handle Multicycle Operations
A.6 Putting It All Together: The MIPS R4000 Pipeline
A.7 Crosscutting Issues
A.8 Fallacies and Pitfalls
A.9 Concluding Remarks
Appendix B: Instruction Set Principles and Examples
B.1 Introduction
B.2 Classifying Instruction Set Architectures
B.3 Memory Addressing
B.4 Addressing Modes for Signal Processing 1
B.5 Type and Size of Operands
B.6 Operations in the Instruction Set
B.7 Instructions for Control Flow
B.8 Encoding an Instruction Set
B.9 Crosscutting Issues: The Role of Compilers
B.10 Putting It All Together: The MIPS Architecture
B.11 Fallacies and Pitfalls
B.12 Concluding Remarks
Appendix C: Introduction to Memory Hierarchy
C.1 Introduction
C.2 Cache Performance
C.3 Seven Basic Cache Optimizations
C.4 Virtual Memory
C.5 Protection and Examples of Virtual Memory
C.6 Fallacies and Pitfalls
C.7 Concluding Remarks