第一章主要讲IC设计中的方法论。第二章，第三章中的内容主要是关于时钟和多时钟设计的话题。第四章中的内容主要涉及到时钟分频器的相关话题。第五章，第八章，第九章分别是针对低功耗设计，防抖动，EMC等内容作了探讨。第六章的内容主要涉及到流水线的相关话题。第七章则涉及到使用第三方IP进行IC设计时的一些问题。
作者在Freescale公司从事数字电路设计多年，拥有丰富的设计经验。
首本以专题方式梳理数字电路设计技术的书籍，数字电路设计领域的扛鼎之作。
选图丰富，初学者与中高级读者都能够通过本书完善和提高自己的知识结构。
低功耗、消抖、电磁兼容等内容在一般的书中都鲜有涉及。
The Art of Hardware Architecture
Design Methods and Techniques for Digital Circuits
硬件架构的艺术
数字电路的设计方法与技术
［印度］ Mohit Arora 著 李海东 来萍 师谦 等译
迈向数字电路设计系统工程师必读的一本书
本书的主要内容涉及时钟和复位、多时钟域设计、时钟分频器、低功耗设计技术、流水线技术、字节顺序、消抖技术和电磁兼容性等方面。第1章介绍亚稳态的相关内容。第2章介绍同步设计的时钟技术，并提出可行的时钟方案，此外也介绍了系统复位策略。第3章介绍多时钟设计的问题和处理方法，几种可能的跨时钟域情况和跨时钟域数据传输方法等。第4章介绍奇数、偶数、小数分频电路的实现和对优缺点的权衡。第5章介绍数字电路功耗来源，并分别从系统级、体系结构级、寄存器传输级和晶体管级提出一系列降低功耗的方法。第6章介绍流水线的基本原理、性能的增加和导致的冒险。第7章讨论使用最佳字节顺序的方法。第8章介绍典型的开关行为和软硬件消抖技术。第9章介绍电磁干扰的原理、规程、标准和认证，电磁干扰的影响因素和减少电磁干扰的方法。
本书特点：
本书实践性强，摆脱了繁杂的公式，从工程角度对技术原理进行解释，便于读者掌握技术，同时又能使读者从一定深度理解和应用技术。
每章一专题，各成体系，同时全书系统性很强，能使读者从整体上建立数字电路设计的知识架构，在设计电路时从各个角度实现功耗、面积和性能的权衡优化，满足设计目标。
涵盖EMC、低功耗技术（如DVFS技术）、消抖等专题性内容，这些内容在其他书籍中鲜有提到。
配图丰富，不仅有利于初学者学习，而且适合中高级读者查阅和深入理解，快速应用。
作者简介：
Mohit Arora 现供职于Freescale半导体公司，任高级系统工程师。从2005年以来，他一直从事IP/SoC架构设计，负责设计和开发了面向众多市场的SoC产品。现在作为一名系统工程师，他的职责主要是参与产品的定义，规格书的撰写。他研发的产品既有面向中高端工业应用的MCU，也有面向消费电子市场的MPU。在加入Freescale公司之前，他曾经供职于安捷伦、意法半导体以及DCM等公司，专注于USB 2.0 PHY、PCI-Express、Infiniband和串行ATA协议等技术领域。
他于2000年在印度NSIT（Netaji Subhas Institute of Technology）获得电子与通信学士学位，他在国际学术刊物上发表了30多篇论文，并拥有串行链路方面的一项专利。
前：
译者简介
李海东 杭州晟元芯片技术有限公司项目经理，曾先后供职于武汉集成电路设计工程技术有限公司，南京Richsilicon集成电路设计有限公司，Intel西安研发中心。他工作履历丰富，从事的工作几乎涉及数字电路设计的方方面面，如架构分析设计、RTL编码实现、功能验证、FPGA验证、可测性设计、形式验证以及与后端物理实现的交互等，拥有非常丰富的数字电路设计经验。
来 萍 毕业于南京电子器件研究所，担任工业和信息化部电子第五研究所研究员，电子学会会员，IEEE会员，广东省信息技术标准化技术委员会委员。承担过十几项国家级电子元件可靠性科研项目，在电子产品可靠性领域拥有丰富的经验。主要技术研究方向包括：电子元器件失效分析，微波器件可靠技术及应用，集成电路静电放电检测与评价，电子产品制造过程中的静电防护技术等。
我从2000年起开始进入芯片设计行业。工作中涉及的众多研究使我有机会编写相关的技术论文，参加各种技术会议并分享实践经验。在这个过程中，我的出版物得到了许多反馈。常常有读者希望我能将所有的实践经验汇集成一本书。然后这本书问世了。本书重点强调了IP设计者在设计高度优化和可靠的数字电路时所要面对的任务与要掌握的所有技巧。如果恰当使用本书中提到的技术，将大大减少将最初设想转化为实际设计所用的时间，并能保证一次流片成功。
本书读者广泛。本书主要面向半导体行业中的需要深入理解相关主题的芯片设计人员，此外本书也可以作为本科生或研究生的教材。
本书与同类书籍的区别在于本书主要关注芯片设计各领域中所遇到的实际问题，而不仅仅停留在理论概念层面。
本书介绍芯片设计中各方面的顺序如下：从第1章介绍基本概念开始，逐步增加深度到达更高级的主题。如EMC设计技术或复杂的低功耗设计技术，如DVFS（Dynamic Voltage and Frequency Scaling,动态电压频率调整）。
第1章介绍“亚稳态”，可以使读者对其有更为清晰的理解，涉及量化的方法和减少其影响的技术。
第2章围绕设计人员在设计模块或知识产权(IP)时使用的“时钟和复位”提出一系列建议。这些规则独立于任何CAD工具或硅工艺并可应用于任意ASIC设计。
第3章介绍在设计中使用异步时钟或“处理多个时钟”时会出现的问题及解决方法，以使设计能在多时钟域中稳定工作。
第4章介绍“时钟分频器”的各个方面，这是可能需要产生若干个与相位相关的时钟的典型SoC。除了以2为幂的同步分频，该章也介绍了奇数分频(3分频、5分频等)，以及非整数分频（1.5分频、2.5分频等）。
第5章介绍“低功耗设计技术”。随着工艺节点变小和应用环境对功耗要求的提高，功耗问题逐渐成为设计的显著约束条件。该章在各种设计抽象级上提出了多种设计方法学和技术，来减少动态和静态功耗。
第6章介绍“流水线”技术。将这种技术应用在处理器的设计中，能提高单位时钟的数据吞吐率。该章将流水线概念从处理器提高到典型电路中，以提高性能。
第7章介绍“字节顺序”的概念。在设计中各种IP可能有不同的字节顺序，该章介绍使用最优字节顺序的方法。
第8章介绍硬件和软件的“消抖”方法，以除掉从外部输入（通常是某种开关）的有害噪声和毛刺。
第9章深入介绍EMC/EMI的相关问题，将其应用于数字电路的方式，以及为达到“更好的EMC性能”在设计的各抽象级所要遵循的设计规则。
我已经有意将理论部分尽可能精简，主要是为了帮助读者对各专题的理解。各章中所提到的设计准则独立于任何CAD工具或硅工艺，所以设计者可在设计和实施任何片上系统(SoC)项目时使用它们，以得到结构合理且可综合的RTL代码。
本书中有少量的章节包含硬件描述语言(HDL)代码，主要是针对刚刚接触数字电路的初学者。对于已熟练掌握该基础的高级工程师，此部分可以直接跳过。
某些更高级的章节，如第9章，在撰写时经过了几个月的透彻研究，以使其更易于被数字设计人员接受。
我已采取了各种措施以尽可能保持本书的完善性。欢迎广大读者针对这些方面提出反馈或建议。相关意见可以发送至邮箱：mohit.arora@me.com或mohit.arora@freescale.com。
致谢
我写本书的初衷是想将我多年的工作经验和所进行的众多研究联系起来。然而，如果没有其他人的大力支持和帮助，我是无法完成这样一本书的。
我心爱的妻子Pooja经常在深夜耐心陪伴着我，真心感谢她对我的真诚支持和鼓励。我的大多数写作工作是在周末、夜间、旅途中，以及其他本属于家庭生活的时间进行的。谢谢我的父母，从儿时起就一直支持我坚持完成自己的梦想。
十分感谢Freescale半导体公司的同事Prashant Bhargave耐心阅读了我的初稿，并基于其多年的工作经验提出许多建设性意见。他在本书的编辑、格式调整方面，以及第7章的若干章节中做出了贡献。
特别感谢Freescale半导体公司的Rakesh Pandey和Sudhi Ranjan Proch的早期帮助与对一些章节的反馈。
谢谢Springer的高级编辑Charles Glaser，他为我提供了能将这本书在Springer出版的机会。此外，也对Springer的出版团队中使本书成为一本出色专业读物提供帮助的人表示感谢。
Mohit Arora
电子与电气工程
本书重点介绍IP设计者需要解决的一系列复杂难题，以及所要掌握的技能，以保证能设计出用以解决某一问题的高度优化和健壮的数字电路。本书所描述的技术和方法学可以作为连接设计者所熟悉的规范和最终输出的RTL代码的桥梁，并能显著减少将初始想法转化为一次流片成功硅片所需的时间。本书主要将重点放在实际问题的解决上，而不是理论概念上，并强调了芯片设计各方面所涉及到的设计技术。
描述对设计的功耗，面积和性能方面进行优化，并使芯片一次性成功的技术。
集中于芯片设计的实际经验，并将尽可能减少理论内容。
覆盖到芯片设计的方方面面，从基础开始，逐步发展到更高级的概念，如电磁兼容(EMC)设计技术和低功耗设计技术，如动态电压频率调节(DVFS)。
Mohit Arora是Freescale半导体公司的高级系统工程师。从2005年加入Freescale以来，他便负责IP/SoC的架构设计，并为多个细分市场设计了各个种类的SoCs。作为系统工程师，他曾参与产品的定义，规范的编写，针对中高档市场和消费电子市场的MCU/MPU产品开发工作。目前他集中于能源/Utility Metering和下一代SoC/产品的安全定义。在加入Freescales之前，他曾在Agilent技术，ST微电子和DCM技术任职设计工程师，主要负责ASICs, USB 2.0 PHY和PCI-Express，无限带宽技术和SATA协议。他于2000年在印度Netaji Subhas理工学院获得电子通信工程师学士学位，在国际性刊物上发表了30多篇文章并拥有串行链路方面的专利。
（印度）Mohit Arora 著：暂无简介
李海东 来萍 师谦 等译：暂无简介
我从2006年开始接触芯片设计行业，在近7年的工作过程中，深刻体会到了这个行业在市场、技术和从业人员规模上急速的扩张与变化所产生的强烈的爆发感。市场热点层出不穷，生产工艺、设计技术和EDA工具的飞速进步，以及国内IC公司如雨后春笋般的涌现和对人才的大量需求，使这个行业在大多数时间处于一种加速的状态中。而作为一名技术人员，在开始的几年里，在加速推力和有限技术积累的阻力这对矛盾中，尤其能体会到其中的激动和迷茫。在edacn（现在已关闭）、 eetop和国外一些专业网站上长期交流的日子里，我认识了许多同行的朋友，有国内的，有国外的，大家普遍的共识是专业资料既太多，又太少。太多是指相对于初学者，所关注的主题往往能找到无数的文章论文和技术文档，太少是指对于高级技术人员，真正能将设计提高一个层次的关键技术要点，很难直接遇到。这样的技术要点往往需要资深工程师系统的经验总结，这正是国内IC业界所欠缺的。
在机械工业出版社的张国强编辑的推荐下，我接触到了本书。从头到尾读过这本书后，我的第一感觉就是，实用且有效。作者尽可能用最少的理论基础作铺垫，系统打造出一幢由实用技术组成的大厦，其工程师的思维方式在这里展现无余，一切从解决问题出发，直奔主题，解释怎样做，并给出原理图和代码，以及解决方案。简洁而专注，这就是本书的风格。使用本书可以快速解决设计中可能遇到的问题，也可以很容易地将本书的内容直接应用到设计中。
本书的主要内容涉及时钟和复位、多时钟域设计、时钟分频器、低功耗设计技术、流水线技术、字节顺序、消抖技术和电磁兼容性等方面。绝大部分内容是进行数字设计时必然会接触到的。但也有一些技术在进行某些特殊部分设计时才会涉及，如消抖技术和电磁兼容性。第2章介绍同步设计的时钟技术，并提出了可行的时钟方案，此外也介绍了系统复位策略。第3章介绍多时钟设计的问题和处理方法，几种可能的跨时钟域情况和跨时钟域数据传输方法等。第4章介绍奇数、偶数与小数分频电路的实现和优缺点。第5章介绍数字电路功耗来源，并分别从系统级、体系结构级、寄存器传输级和晶体管级提出一系列降低功耗的方法。第6章介绍流水线的基本原理。第7章说明小端和大端字节顺序的含义，并比较其优缺点和适用领域，以及在进行系统设计时处理使用不同字节顺序IP的方法，此外介绍了字节顺序中性编码规则。第8章介绍典型的开关行为和软硬件消抖技术。第9章介绍电磁干扰的原理、规程、标准和认证，电磁干扰的影响因素及减少电磁干扰的方法。
本书第1～7章由李海东翻译，第8～9章由来萍、师谦和肖庆中负责翻译。此外，感谢同事李坤在模拟电路方面、曹杰和詹东友在数字电路方面对我的帮助与支持。最重要的，感谢家人对我的理解和支持，如果没有他们的鼓励我无法在节假日坚持每天起早贪黑的翻译工作。
由于译者水平有限，翻译中难免有错误或不妥之处，此外也可能偏向于自己的工作经验，真诚希望各位读者在阅读本书时能将发现的错误及时告知，以便进行更正。
李海东
译者序
前 言
第1章 亚稳态的世界1
1.1 简介1
1.2 亚稳态理论1
1.3 亚稳态窗口3
1.4 计算MTBF4
1.5 避免亚稳态5
1.5.1 使用多级同步器6
1.5.2 使用时钟倍频电路的多级同步器6
1.6 亚稳态测试电路7
1.7 同步器的类型8
1.8 亚稳态/综合性建议10
第2章 时钟和复位11
2.1 概述11
2.2 同步设计12
2.2.1 避免使用行波计数器12
2.2.2 门控时钟12
2.2.3 双边沿或混合边沿时钟13
2.2.4 用触发器驱动另一个触发器的异步复位端13
2.3 推荐的设计技术14
2.3.1 避免在设计中出现组合环路14
2.3.2 避免数字设计中的延迟链16
2.3.3 避免使用异步脉冲产生器16
2.3.4 避免使用锁存器17
2.3.5 避免使用双沿时钟20
2.4 时钟方案22
2.4.1 内部产生的时钟22
2.4.2 分频时钟24
2.4.3 行波计数器25
2.4.4 多路时钟25
2.4.5 同步时钟使能和门控时钟26
2.5 门控时钟方法学28
2.5.1 不含锁存器的门控时钟电路28
2.5.2 基于锁存器的门控时钟电路30
2.5.3 门控信号32
2.5.4 重组数据路径以减少转换传播32
2.6 复位信号的设计策略32
2.6.1 用同步复位进行设计33
2.6.2 使用异步复位进行设计36
2.6.3 带异步复位和异步置位的触发器38
2.6.4 移除异步复位的问题39
2.6.5 复位同步器40
2.6.6 过滤复位毛刺41
2.7 控制时钟偏移42
2.7.1 短路径问题43
2.7.2 时钟偏移和短路径分析43
2.7.3 使时钟偏移最小化45
参考文献49
第3章 处理多个时钟50
3.1 介绍50
3.2 多时钟域50
3.3 多时钟域设计的难题51
3.3.1 违背建立时间和保持时间52
3.3.2 亚稳态53
3.4 多时钟设计的处理技术53
3.4.1 时钟命名法53
3.4.2 分块化设计54
3.4.3 跨时钟域54
3.5 跨时钟域57
3.5.1 同频零相位差时钟57
3.5.2 同频恒定相位差时钟58
3.5.3 非同频、可变相位差时钟59
3.6 握手信号方法63
3.6.1 握手信号的要求64
3.6.2 握手信号的缺点64
3.7 使用同步FIFO传输数据65
3.7.1 同步FIFO架构65
3.7.2 同步FIFO的工作方式66
3.8 异步FIFO（或双时钟FIFO）68
3.8.1 避免用二进制计数器实现指针69
3.8.2 使用格雷码取代二进制计数69
3.8.3 用格雷码实现FIFO指针72
3.8.4 FIFO满和FIFO空的产生76
3.8.5 双时钟FIFO设计79
参考文献82
第4章 时钟分频器83
4.1 介绍83
4.2 同步整数分频器83
4.3 具有50%占空比的奇数整数分频84
4.4 非整数分频（非50%占分比）86
4.4.1 具有非50%占空比的1.5倍分频86
4.4.2 4.5倍分频计数器的实现（非50%占空比）87
4.5 N分频的替换方法88
参考文献89
第5章 低功耗设计90
5.1 介绍90
5.2 功耗源90
5.3 在各设计抽象层次降低功耗91
5.4 系统级低功耗技术93
5.4.1 片上系统方法93
5.4.2 硬件/软件划分93
5.4.3 低功耗软件95
5.4.4 选择处理器96
5.5 体系结构级降低功耗技术97
5.5.1 高级门控时钟97
5.5.2 动态电压频率调节99
5.5.3 基于缓存的系统体系结构100
5.5.4 对数FFT体系结构100
5.5.5 异步(无时钟)设计100
5.5.6 电源门控102
5.5.7 多阈值电压105
5.5.8 多电压供电106
5.5.9 存储器电源门控106
5.6 在寄存器传输级降低功耗107
5.6.1 状态机编码和解码107
5.6.2 二进制数表示法108
5.6.3 门控时钟基础109
5.6.4 独热码多路器111
5.6.5 除掉多余的转换112
5.6.6 资源共享114
5.6.7 使用行波计数器来降低功耗114
5.6.8 总线反转117
5.6.9 高活跃度网络118
5.6.10 启用和禁用逻辑云119
5.7 寄存器级低功耗技术120
5.7.1 技术水平120
5.7.2 版图优化120
5.7.3 衬底偏压120
5.7.4 减少氧化层厚度121
5.7.5 多氧化层器件121
5.7.6 利用定制设计减小电容121
参考文献122
第6章 流水线的艺术123
6.1 介绍123
6.2 影响最大时钟频率的因素124
6.2.1 时钟偏移125
6.2.2 时钟抖动125
6.3 流水线127
6.4 解释流水线——一个真实的例子129
6.5 来自于流水线的性能提高130
6.6 DLX指令集的实现133
6.7 流水线对吞吐率的影响137
6.8 流水线原理138
6.9 流水线冒险138
6.9.1 结构冒险139
6.9.2 数据冒险140
6.9.3 控制冒险143
6.9.4 其他风险144
6.10 ADC中的流水线——一个例子145
参考文献146
第7章 处理字节顺序147
7.1 介绍147
7.2 定义147
7.3 小端模式或大端模式：哪个更好149
7.4 处理字节顺序不匹配的问题151
7.5 访问32位存储器152
7.6 处理字节顺序不匹配153
7.6.1 保持数据完整性（数据不变）154
7.6.2 地址不变156
7.6.3 软件字节交换158
7.7 字节顺序中性代码159
7.8 字节顺序中性编码指南159
参考文献160
第8章 消抖技术161
8.1 简介161
8.2 开关行为162
8.3 开关种类163
8.4 消抖164
8.4.1 RC消抖164
8.4.2 硬件消抖电路168
8.4.3 软件消抖电路169
8.4.4 消抖指南171
8.4.5 在多重输入下消抖172
8.5 现有的解决方案173
第9章 电磁兼容性能设计指南175
9.1 简介175
9.2 定义175
9.3 电磁干扰理论及与电流和频率之关系177
9.4 电磁干扰的规程、标准和认证178
9.5 影响集成电路抗干扰性能的几个因素179
9.5.1 作为噪声源的微控制器179
9.5.2 影响电磁兼容性的其他因素180
9.5.3 噪声载体181
9.6 减少EMC/EMI的技术181
9.6.1 系统级技术182
9.6.2 板级技术184
9.6.3 微控制器级技术193
9.6.4 软件层级技术196
9.6.5 其他技术203
9.7 总结204
