本书以硬件描述语言为工具,介绍了数字电路及系统的设计方法。本书内容包括数制与编码、逻辑代数与Verilog HDL基础、门电路、组合逻辑电路、触发器、时序逻辑电路、半导体存储器、数模与模数转换、数字系统设计、可编程逻辑器件、Verilog HDL仿真和Verilog HDL综合与优化。书中还列举了大量的基于Verilog HDL的电路实例,供读者参考。每个设计实例都经过了电子设计自动化(EDA)软件的编译和仿真,确保无误。每章后均附有思考题和习题。本教材可作为高等院校电子、信息、通信、自动化类专业的数字电子技术、EDA技术、硬件描述语言等相关课程的教材和相关工程技术人员的参考资料。
无
在20世纪90年代,国际上电子技术和计算机技术先进的国家,一直在积极探索新的电子电路设计方法,在设计方法、工具等方面进行了彻底的变革,并取得了巨大成功。在电子设计技术领域,可编程逻辑器件(PLD)的应用,已得到很好的普及,为数字系统的设计带来了极大的灵活性。由于PLD可以通过软件编程而对其硬件结构和工作方式进行重构,使得硬件设计可以如同软件设计那样方便快捷,因而极大地改变了传统的数字系统设计方法、设计过程和设计理念。随着可编程逻辑器件集成规模不断扩大、自身功能不断完善,以及计算机辅助设计技术的提高,现代电子系统设计领域的电子设计自动化(Electronic Design Automation,EDA)技术便应运而生。
目前,EDA技术这门课程已经成为很多高等院校本科生的必修课程,但在此之前同学们得先修数字电子技术课程。然而这两门课程的内容是相互关联的,衔接是十分紧密的。为了协调这种关系,本书把两门课程的内容紧密地融为一体,在教学中可以把数字电子技术和EDA技术合并为一门课程,在此课程学习的基础上,增加一门EDA实训课程,使学生们在EDA技术的学习中,既学到了理论,又可得到实际设计的锻炼。
《数字系统的Verilog HDL设计》是基于硬件描述语言(Hardware Description Language,HDL)编写的。目前,国际最流行的、并成为IEEE标准的两种硬件描述语言是VHDL和Verilog HDL。两种HDL各具特色,但Verilog HDL是在C语言的基础上演化而来的,只要具有C语言的编程基础,就很容易学会并掌握这种语言,而且国内外90%的电子公司都把Verilog HDL作为企业标准设计语言,因此本书以Verilog HDL作为数字电路与系统的设计工具。
本书保持了数字电路及系统内容的完整性和理论的系统性,在每章的开始都给出了教学要点和教学安排,全部内容可安排64~72学时完成。
第1章数制与编码。介绍了脉冲信号和数字信号的特点、数制及其转换、二十进制编码和字符编码,还介绍了现代数字系统的设计方法。
第2章逻辑代数与Verilog HDL基础。介绍分析和设计数字逻辑电路功能的数学方法。首先介绍了逻辑代数的基本概念、逻辑函数及其表示方法、基本公式、常用公式和重要定理,然后介绍了Verilog HDL硬件描述语言的基本知识,作为数字系统的设计基础。
第3章门电路。门电路是构成数字系统的基本单元,本章介绍各种类型(TTL和CMOS等)门电路的结构、逻辑功能和电气特性,为实际使用这些器件打下基础。
第4章组合逻辑电路。介绍了组合逻辑电路的特点、组合逻辑电路的分析方法和设计方法,以及加法器、编码器、译码器、数据选择器、数据比较器、奇偶校验器等常用组合逻辑电路的电路结构、工作原理和使用方法。通过对组合逻辑电路分析方法的介绍,让读者了解一些常用组合逻辑器件的功能及用途。在组合逻辑电路设计内容中,主要介绍基于Verilog HDL的设计方法。最后介绍组合逻辑电路中的竞争冒险。
第5章触发器。介绍触发器的类型、电路结构和功能的表示方法,并介绍基于Verilog HDL的触发器设计,为时序逻辑电路的学习打下基础。
第6章时序逻辑电路。介绍时序逻辑电路的结构及特点、常用集成时序逻辑器件的功能及使用方法、时序逻辑电路的分析方法和基于Verilog HDL的时序逻辑电路的设计方法。在时序逻辑电路设计内容中,介绍了数码锁存器、移位寄存器、同步计数器、异步计数器、序列信号发生器、序列信号检测器等电路的设计。
第7章半导体存储器。介绍半导体存储器的结构、工作原理和使用方法,并介绍基于Verilog HDL的半导体存储器的设计,最后介绍存储器的应用。
第8章数模与模数转换。介绍A/D转换器和D/A转换器的原理、电路结构和主要技术指标,并以集成A/D转换器和D/A转换器为例,介绍A/D转换器和D/A转换器的应用。
第9章数字系统设计。介绍基于Verilog HDL的数字系统电路的设计,包括在电子、信息、通信、计算机、自动控制等技术领域的设计实例。
第10章可编程逻辑器件。介绍可编程逻辑器件的分类、结构和编程方法,为使用这类器件打下基础。
第11章Verilog HDL的仿真。介绍Verilog HDL的仿真语句、仿真测试软件的设计方法和基于ModelSim(EDA)工具的仿真的方法。
第12章Verilog HDL综合与优化。介绍综合的概念、Verilog HDL综合工具、数字电路与系统设计的硬件实现方法和设计优化。
书中列举了大量的基于Verilog HDL的门电路、触发器、组合逻辑电路、时序逻辑电路、存储器和数字系统设计的实例,供读者参考。每个设计实例都经过了EDA工具软件的编译和仿真,确保无误。
全书逻辑电路图尽可能地采用国标GB47281285(即国标标准IEC61712)符号,为了与国际教材和EDA软件接轨,也提供了国际IEEE标准符号。
本书由桂林电子科技大学江国强编著,对于书中的错误和不足之处,恳请读者指正。
编著者
2007年3月
本书以硬件描述语言为工具,介绍了数字电路及系统的设计方法。本书内容包括数制与编码、逻辑代数与Verilog HDL基础、门电路、组合逻辑电路、触发器、时序逻辑电路、半导体存储器、数模与模数转换、数字系统设计、可编程逻辑器件、Verilog HDL仿真和Verilog HDL综合与优化。书中还列举了大量的基于Verilog HDL的电路实例,供读者参考。每个设计实例都经过了电子设计自动化(EDA)软件的编译和仿真,确保无误。每章后均附有思考题和习题。本教材可作为高等院校电子、信息、通信、自动化类专业的数字电子技术、EDA技术、硬件描述语言等相关课程的教材和相关工程技术人员的参考资料。
前言
第1章数制与编码
11概述
111模拟电子技术和数字电子
技术
112脉冲信号和数字信号
113数字电路的特点
12数制
121概述
122数制之间的转换
13编码
131二十进制编码
132字符编码
14现代数字系统的设计方法
141设计准备
142设计输入
143设计处理
144设计校验
145器件编程
146器件测试和设计验证
本章小结
思考题和习题
第2章逻辑代数和Verilog HDL
基础21逻辑代数基本概念
211逻辑常量和逻辑变量
212基本逻辑和复合逻辑
213逻辑函数的表示方法
214逻辑函数的相等
22逻辑代数的运算法则
221逻辑代数的基本公式
222逻辑代数的基本定理
223逻辑代数的常用公式
224异或运算公式
23逻辑函数的表达式
231逻辑函数常用表达式
232逻辑函数的标准表达式
233约束及其表示方法
24逻辑函数的公式简化法
241逻辑函数简化的意义
242逻辑函数的公式简化法
25Verilog HDL基础
251Verilog HDL设计模块的
结构
252Verilog HDL的词法
253Verilog HDL的语句
254不同抽象级别的Verilog HDL
模型
255关于Verilog 2001
本章小结
思考题和习题
第3章门电路
31概述
32TTL集成门
321TTL集成与非门
322TTL与非门的外部特性
323TTL与非门的主要参数
324TTL与非门的改进电路
325TTL集成电路多余输入端的
处理
326TTL其他类型的集成电路
327TTL电路的系列产品
33其他类型的双极型集成电路
331ECL电路
332I2L电路
34MOS集成门
341MOS管
342MOS管开关的电路结构和
工作原理
343MOS非门
344MOS门
345CMOS门的外部特性
35基于Verilog HDL的门电路设计
351用assign语句建模方法实现
门电路的描述
352用门级元件例化建模方式来
描述门电路
本章小结
思考题和习题
第4章组合逻辑电路
41概述
411组合逻辑电路的结构和
特点
412组合逻辑电路的分析方法
413组合逻辑电路的设计方法
42若干常用的组合逻辑电路
421算术运算电路
422编码器
423译码器
424数据选择器
425数值比较器
426奇偶校验器
43基于Verilog HDL的组合逻辑
电路设计
431加法器的设计
432编码器
433译码器的设计
434数据选择器的设计
435数值比较器的设计
436奇偶校验器的设计
44组合逻辑电路的竞争冒险现象
本章小结
思考题和习题
第5章触发器
51概述
52基本RS触发器
521由与非门构成的基本RS
触发器
522由或非门构成的基本RS
触发器
53钟控触发器
531钟控RS触发器
532钟控D型触发器
533钟控JK触发器
534钟控T型触发器
535钟控T′触发器
54集成触发器
541边沿JK触发器
542维持阻塞结构集成
触发器
55触发器之间的转换
551用JK触发器实现其他类型
触发器
552用D触发器实现其他类型
触发器的转换
56基于Verilog HDL的触发器设计
561基本RS触发器的设计
562D锁存器的设计
563D触发器的设计
564JK触发器的设计
本章小结
思考题和习题
第6章时序逻辑电路
61概述
611时序逻辑电路功能的描述
方法
612时序逻辑电路的分析
方法
613同步时序逻辑电路和异步
时序逻辑电路
62寄存器和移位寄存器
621数码寄存器
622移位寄存器
623集成移位寄存器
63计数器
631同步计数器的分析
632异步计数器
633集成计数器
64同步时序逻辑电路的设计
641数码寄存器的设计
642移位寄存器的设计
643同步计数器的设计
644顺序脉冲发生器的设计
645序列信号发生器的设计
646序列信号检测器的设计
647一般同步时序逻辑
电路的设计
65异步时序逻辑电路的设计
本章小结
思考题和习题
第7章半导体存储器
71概述
711半导体存储器的结构
712半导体存储器的分类
72随机存储器
721静态随机存储器
722动态随机存储器
723随机存储器的典型芯片
73只读存储器
731固定ROM
732可编程只读存储器
733可擦除可编程只读
存储器
734快闪存储器
74半导体存储器的应用
75基于Verilog HDL的存储器设计
751RAM设计
752ROM的设计
本章小结
思考题和习题
第8章数模和模数转换
81概述
82数模(D/A)转换
821D/A转换器的结构
822D/A转换器的主要技术
指标
823集成D/A转换器
83模数(A/D)转换
831A/D转换器的基本原理
832A/D转换器的类型
833A/D转换器的主要技术
指标
834集成ADC芯片
本章小结
思考题和习题
第9章数字系统设计
91数字系统的设计方法
9114位二进制计数器的
设计
912设计七段显示
译码器dec7s
913计数译码显示系统
电路的设计
92系统设计实例
9218位频率计的设计
922交通灯控制电路的设计
923数字电压表的设计
924信号发生器的设计
本章小结
思考题和习题
第10章可编程逻辑器件
101PLD的基本原理
1011PLD的分类
1012阵列型PLD
1013现场可编程门阵列
FPGA
1014基于查找表的结构
102PLD的设计技术
1021PLD的设计方法
1022PLD的设计流程
1023在系统可编程技术
1024边界扫描技术
103PLD的编程与配置
1031CPLD的ISP方式编程
1032使用PC的并口配置
FPGA
本章小结
思考题和习题
第11章Verilog HDL仿真
111Verilog HDL仿真支持语句
1111系统任务和系统函数
1112编译指令
112Verilog HDL的仿真方法
1121ModelSim的命令式
仿真
1122ModelSim的波形仿真
1123ModelSim交互命令方式
仿真
1124ModelSim批处理工作
方式
113Verilog HDL测试平台软件的
设计
1131组合逻辑电路测试平台
软件的设计
1132时序逻辑电路测试平台
软件的设计
1133数字系统电路测试平台
软件的设计
本章小结
思考题和习题
第12章Verilog HDL综合与优化
121综合的概念
122Verilog HDL设计的硬件实现
1221编辑设计文件
1222编译设计文件
1223仿真设计文件
1224编程下载设计文件
123设计优化
1231面积与速度的优化
1232时序约束与选项设置
1233Fitter设置
124Quartus Ⅱ的RTL阅读器
本章小结
思考题和习题
附录
附录A国产半导体集成电路型号命名法
(GB3430—82)
附录BAltera DE2开发板使用方法
参考文献